Merge branch 'next'

1 files changed, 56 insertions, 56 deletions

diff --git a/include/asm-m68k/m5301x.h b/include/asm-m68k/m5301x.h
index 80cefc4..0920a0d 100644
--- a/include/asm-m68k/m5301x.h
+++ b/include/asm-m68k/m5301x.h
@@ -254,7 +254,7 @@
 #define CCM_MISCCR_PLL_LOCK		(0x2000)
 #define CCM_MISCCR_LIMP			(0x1000)
 #define CCM_MISCCR_BME			(0x8000)
-#define CCM_MISCCR_BMT_MASK		(0xF8FF)
+#define CCM_MISCCR_BMT_UNMASK		(0xF8FF)
 #define CCM_MISCCR_BMT(x)		(((x) & 0x0007) << 8)
 #define CCM_MISCCR_BMT_512		(0x0700)
 #define CCM_MISCCR_BMT_1024		(0x0600)
@@ -330,32 +330,32 @@
 
 #define GPIO_PAR_CS5			(0x40)
 #define GPIO_PAR_CS4			(0x10)
-#define GPIO_PAR_CS1_MASK		(0xF3)
+#define GPIO_PAR_CS1_UNMASK		(0xF3)
 #define GPIO_PAR_CS1_CS1		(0x0C)
 #define GPIO_PAR_CS1_SDCS1		(0x08)
-#define GPIO_PAR_CS0_MASK		(0xFC)
+#define GPIO_PAR_CS0_UNMASK		(0xFC)
 #define GPIO_PAR_CS0_CS0		(0x03)
 #define GPIO_PAR_CS0_CS4		(0x02)
 
-#define GPIO_PAR_DSPIH_SIN_MASK		(0x3F)
+#define GPIO_PAR_DSPIH_SIN_UNMASK	(0x3F)
 #define GPIO_PAR_DSPIH_SIN		(0xC0)
 #define GPIO_PAR_DSPIH_SIN_U2RXD	(0x80)
-#define GPIO_PAR_DSPIH_SOUT_MASK	(0xCF)
+#define GPIO_PAR_DSPIH_SOUT_UNMASK	(0xCF)
 #define GPIO_PAR_DSPIH_SOUT		(0x30)
 #define GPIO_PAR_DSPIH_SOUT_U2TXD	(0x20)
-#define GPIO_PAR_DSPIH_SCK_MASK		(0xF3)
+#define GPIO_PAR_DSPIH_SCK_UNMASK	(0xF3)
 #define GPIO_PAR_DSPIH_SCK		(0x0C)
 #define GPIO_PAR_DSPIH_SCK_U2CTS	(0x08)
-#define GPIO_PAR_DSPIH_PCS0_MASK	(0xFC)
+#define GPIO_PAR_DSPIH_PCS0_UNMASK	(0xFC)
 #define GPIO_PAR_DSPIH_PCS0		(0x03)
 #define GPIO_PAR_DSPIH_PCS0_U2RTS	(0x02)
 
-#define GPIO_PAR_DSPIL_PCS1_MASK	(0x3F)
+#define GPIO_PAR_DSPIL_PCS1_UNMASK	(0x3F)
 #define GPIO_PAR_DSPIL_PCS1		(0xC0)
-#define GPIO_PAR_DSPIL_PCS2_MASK	(0xCF)
+#define GPIO_PAR_DSPIL_PCS2_UNMASK	(0xCF)
 #define GPIO_PAR_DSPIL_PCS2		(0x30)
 #define GPIO_PAR_DSPIL_PCS2_USBH_OC	(0x20)
-#define GPIO_PAR_DSPIL_PCS3_MASK	(0xF3)
+#define GPIO_PAR_DSPIL_PCS3_UNMASK	(0xF3)
 #define GPIO_PAR_DSPIL_PCS3		(0x0C)
 #define GPIO_PAR_DSPIL_PCS3_USBH_EN	(0x08)
 
@@ -365,30 +365,30 @@
 #define GPIO_PAR_FEC0_RMII_FEC		(0x01)
 
 /* GPIO_PAR_FECI2C */
-#define GPIO_PAR_FECI2C_RMII0_MASK	(0x3F)
+#define GPIO_PAR_FECI2C_RMII0_UNMASK	(0x3F)
 #define GPIO_PAR_FECI2C_MDC0		(0x80)
 #define GPIO_PAR_FECI2C_MDIO0		(0x40)
-#define GPIO_PAR_FECI2C_RMII1_MASK	(0xCF)
+#define GPIO_PAR_FECI2C_RMII1_UNMASK	(0xCF)
 #define GPIO_PAR_FECI2C_MDC1		(0x20)
 #define GPIO_PAR_FECI2C_MDIO1		(0x10)
-#define GPIO_PAR_FECI2C_SDA_MASK	(0xF3)
+#define GPIO_PAR_FECI2C_SDA_UNMASK	(0xF3)
 #define GPIO_PAR_FECI2C_SDA(x)		(((x) & 0x03) << 2)
 #define GPIO_PAR_FECI2C_SDA_SDA		(0x0C)
 #define GPIO_PAR_FECI2C_SDA_U2TXD	(0x08)
 #define GPIO_PAR_FECI2C_SDA_MDIO1	(0x04)
-#define GPIO_PAR_FECI2C_SCL_MASK	(0xFC)
+#define GPIO_PAR_FECI2C_SCL_UNMASK	(0xFC)
 #define GPIO_PAR_FECI2C_SCL(x)		((x) & 0x03)
 #define GPIO_PAR_FECI2C_SCL_SCL		(0x03)
 #define GPIO_PAR_FECI2C_SCL_U2RXD	(0x02)
 #define GPIO_PAR_FECI2C_SCL_MDC1	(0x01)
 
-#define GPIO_PAR_IRQ0H_IRQ07_MASK	(0x3F)
-#define GPIO_PAR_IRQ0H_IRQ06_MASK	(0xCF)
+#define GPIO_PAR_IRQ0H_IRQ07_UNMASK	(0x3F)
+#define GPIO_PAR_IRQ0H_IRQ06_UNMASK	(0xCF)
 #define GPIO_PAR_IRQ0H_IRQ06_USBCLKIN	(0x10)
-#define GPIO_PAR_IRQ0H_IRQ04_MASK	(0xFC)
+#define GPIO_PAR_IRQ0H_IRQ04_UNMASK	(0xFC)
 #define GPIO_PAR_IRQ0H_IRQ04_DREQ0	(0x02)
 
-#define GPIO_PAR_IRQ0L_IRQ01_MASK	(0xF3)
+#define GPIO_PAR_IRQ0L_IRQ01_UNMASK	(0xF3)
 #define GPIO_PAR_IRQ0L_IRQ01_DREQ1	(0x08)
 
 #define GPIO_PAR_IRQ1H_IRQ17_DDATA3	(0x40)
@@ -401,24 +401,24 @@
 #define GPIO_PAR_IRQ1L_IRQ11_PST1	(0x04)
 #define GPIO_PAR_IRQ1L_IRQ10_PST0	(0x01)
 
-#define GPIO_PAR_SIMP1H_DATA1_MASK	(0x3F)
+#define GPIO_PAR_SIMP1H_DATA1_UNMASK	(0x3F)
 #define GPIO_PAR_SIMP1H_DATA1_SIMDATA1	(0xC0)
 #define GPIO_PAR_SIMP1H_DATA1_SSITXD	(0x80)
 #define GPIO_PAR_SIMP1H_DATA1_U1TXD	(0x40)
-#define GPIO_PAR_SIMP1H_VEN1_MASK	(0xCF)
+#define GPIO_PAR_SIMP1H_VEN1_UNMASK	(0xCF)
 #define GPIO_PAR_SIMP1H_VEN1_SIMVEN1	(0x30)
 #define GPIO_PAR_SIMP1H_VEN1_SSIRXD	(0x20)
 #define GPIO_PAR_SIMP1H_VEN1_U1RXD	(0x10)
-#define GPIO_PAR_SIMP1H_RST1_MASK	(0xF3)
+#define GPIO_PAR_SIMP1H_RST1_UNMASK	(0xF3)
 #define GPIO_PAR_SIMP1H_RST1_SIMRST1	(0x0C)
 #define GPIO_PAR_SIMP1H_RST1_SSIFS	(0x08)
 #define GPIO_PAR_SIMP1H_RST1_U1RTS	(0x04)
-#define GPIO_PAR_SIMP1H_PD1_MASK	(0xFC)
+#define GPIO_PAR_SIMP1H_PD1_UNMASK	(0xFC)
 #define GPIO_PAR_SIMP1H_PD1_SIMPD1	(0x03)
 #define GPIO_PAR_SIMP1H_PD1_SSIBCLK	(0x02)
 #define GPIO_PAR_SIMP1H_PD1_U1CTS	(0x01)
 
-#define GPIO_PAR_SIMP1L_CLK_MASK	(0x3F)
+#define GPIO_PAR_SIMP1L_CLK_UNMASK	(0x3F)
 #define GPIO_PAR_SIMP1L_CLK_CLK1	(0xC0)
 #define GPIO_PAR_SIMP1L_CLK_SSIMCLK	(0x80)
 
@@ -432,19 +432,19 @@
 #define GPIO_PAR_TIN2(x)		(((x) & 0x03) << 4)
 #define GPIO_PAR_TIN1(x)		(((x) & 0x03) << 2)
 #define GPIO_PAR_TIN0(x)		((x) & 0x03)
-#define GPIO_PAR_TIN3_MASK		(0x3F)
+#define GPIO_PAR_TIN3_UNMASK		(0x3F)
 #define GPIO_PAR_TIN3_TIN3		(0xC0)
 #define GPIO_PAR_TIN3_TOUT3		(0x80)
 #define GPIO_PAR_TIN3_IRQ03		(0x40)
-#define GPIO_PAR_TIN2_MASK		(0xCF)
+#define GPIO_PAR_TIN2_UNMASK		(0xCF)
 #define GPIO_PAR_TIN2_TIN2		(0x30)
 #define GPIO_PAR_TIN2_TOUT2		(0x20)
 #define GPIO_PAR_TIN2_IRQ02		(0x10)
-#define GPIO_PAR_TIN1_MASK		(0xF3)
+#define GPIO_PAR_TIN1_UNMASK		(0xF3)
 #define GPIO_PAR_TIN1_TIN1		(0x0C)
 #define GPIO_PAR_TIN1_TOUT1		(0x08)
 #define GPIO_PAR_TIN1_DACK1		(0x04)
-#define GPIO_PAR_TIN0_MASK		(0xFC)
+#define GPIO_PAR_TIN0_UNMASK		(0xFC)
 #define GPIO_PAR_TIN0_TIN0		(0x03)
 #define GPIO_PAR_TIN0_TOUT0		(0x02)
 #define GPIO_PAR_TIN0_CODEC_ALTCLK	(0x01)
@@ -455,10 +455,10 @@
 #define GPIO_PAR_UART_U0RXD		(0x10)
 #define GPIO_PAR_UART_RTS0(x)		(((x) & 0x03) << 2)
 #define GPIO_PAR_UART_CTS0(x)		((x) & 0x03)
-#define GPIO_PAR_UART_RTS0_MASK		(0xF3)
+#define GPIO_PAR_UART_RTS0_UNMASK	(0xF3)
 #define GPIO_PAR_UART_RTS0_U0RTS	(0x0C)
 #define GPIO_PAR_UART_RTS0_USBO_VBOC	(0x08)
-#define GPIO_PAR_UART_CTS0_MASK		(0xFC)
+#define GPIO_PAR_UART_CTS0_UNMASK	(0xFC)
 #define GPIO_PAR_UART_CTS0_U0CTS	(0x03)
 #define GPIO_PAR_UART_CTS0_USB0_VBEN	(0x02)
 #define GPIO_PAR_UART_CTS0_USB_PULLUP	(0x01)
@@ -476,20 +476,20 @@
 #define GPIO_PAR_SSIH_TXD(x)		(((x) & 0x03) << 4)
 #define GPIO_PAR_SSIH_FS(x)		(((x) & 0x03) << 2)
 #define GPIO_PAR_SSIH_MCLK(x)		((x) & 0x03)
-#define GPIO_PAR_SSIH_RXD_MASK		(0x3F)
+#define GPIO_PAR_SSIH_RXD_UNMASK	(0x3F)
 #define GPIO_PAR_SSIH_RXD_SSIRXD	(0xC0)
 #define GPIO_PAR_SSIH_RXD_U1RXD		(0x40)
-#define GPIO_PAR_SSIH_TXD_MASK		(0xCF)
+#define GPIO_PAR_SSIH_TXD_UNMASK	(0xCF)
 #define GPIO_PAR_SSIH_TXD_SSIRXD	(0x30)
 #define GPIO_PAR_SSIH_TXD_U1TXD		(0x10)
-#define GPIO_PAR_SSIH_FS_MASK		(0xF3)
+#define GPIO_PAR_SSIH_FS_UNMASK		(0xF3)
 #define GPIO_PAR_SSIH_FS_SSIFS		(0x0C)
 #define GPIO_PAR_SSIH_FS_U1RTS		(0x04)
-#define GPIO_PAR_SSIH_MCLK_MASK		(0xFC)
+#define GPIO_PAR_SSIH_MCLK_UNMASK	(0xFC)
 #define GPIO_PAR_SSIH_MCLK_SSIMCLK	(0x03)
 #define GPIO_PAR_SSIH_MCLK_SSICLKIN	(0x01)
 
-#define GPIO_PAR_SSIL_MASK		(0x3F)
+#define GPIO_PAR_SSIL_UNMASK		(0x3F)
 #define GPIO_PAR_SSIL_BCLK		(0xC0)
 #define GPIO_PAR_SSIL_U1CTS		(0x40)
 
@@ -497,40 +497,40 @@
 #define GPIO_MSCR_MSCR2(x)		(((x) & 0x07) << 5)
 #define GPIO_MSCR_MSCR3(x)		(((x) & 0x07) << 5)
 #define GPIO_MSCR_MSCR4(x)		(((x) & 0x07) << 5)
-#define GPIO_MSCR_MSCRn_MASK		(0x1F)
+#define GPIO_MSCR_MSCRn_UNMASK		(0x1F)
 #define GPIO_MSCR_MSCRn_SDR		(0xE0)
 #define GPIO_MSCR_MSCRn_25VDDR		(0x60)
 #define GPIO_MSCR_MSCRn_18VDDR_FULL	(0x20)
 #define GPIO_MSCR_MSCRn_18VDDR_HALF	(0x00)
 
 #define GPIO_MSCR_MSCR5(x)		(((x) & 0x07) << 2)
-#define GPIO_MSCR_MSCR5_MASK		(0xE3)
+#define GPIO_MSCR_MSCR5_UNMASK		(0xE3)
 #define GPIO_MSCR_MSCR5_SDR		(0x1C)
 #define GPIO_MSCR_MSCR5_25VDDR		(0x0C)
 #define GPIO_MSCR_MSCR5_18VDDR_FULL	(0x04)
 #define GPIO_MSCR_MSCR5_18VDDR_HALF	(0x00)
 
-#define GPIO_SRCR_DSPI_MASK		(0xFC)
+#define GPIO_SRCR_DSPI_UNMASK		(0xFC)
 #define GPIO_SRCR_DSPI(x)		((x) & 0x03)
-#define GPIO_SRCR_I2C_MASK		(0xFC)
+#define GPIO_SRCR_I2C_UNMASK		(0xFC)
 #define GPIO_SRCR_I2C(x)		((x) & 0x03)
-#define GPIO_SRCR_IRQ_IRQ0_MASK		(0xF3)
+#define GPIO_SRCR_IRQ_IRQ0_UNMASK	(0xF3)
 #define GPIO_SRCR_IRQ_IRQ0(x)		(((x) & 0x03) << 2)
-#define GPIO_SRCR_IRQ_IRQ1DBG_MASK	(0xFC)
+#define GPIO_SRCR_IRQ_IRQ1DBG_UNMASK	(0xFC)
 #define GPIO_SRCR_IRQ_IRQ1DBG(x)	((x) & 0x03)
-#define GPIO_SRCR_SIM_SIMP0_MASK	(0xF3)
+#define GPIO_SRCR_SIM_SIMP0_UNMASK	(0xF3)
 #define GPIO_SRCR_SIM_SIMP0(x)		(((x) & 0x03) << 2)
-#define GPIO_SRCR_SIM_SIMP1_MASK	(0xFC)
+#define GPIO_SRCR_SIM_SIMP1_UNMASK	(0xFC)
 #define GPIO_SRCR_SIM_SIMP1(x)		((x) & 0x03)
-#define GPIO_SRCR_TIMER_MASK		(0xFC)
+#define GPIO_SRCR_TIMER_UNMASK		(0xFC)
 #define GPIO_SRCR_TIMER(x)		((x) & 0x03)
-#define GPIO_SRCR_UART2_MASK		(0xF3)
+#define GPIO_SRCR_UART2_UNMASK		(0xF3)
 #define GPIO_SRCR_UART2(x)		(((x) & 0x03) << 2)
-#define GPIO_SRCR_UART0_MASK		(0xFC)
+#define GPIO_SRCR_UART0_UNMASK		(0xFC)
 #define GPIO_SRCR_UART0(x)		((x) & 0x03)
-#define GPIO_SRCR_SDHC_MASK		(0xFC)
+#define GPIO_SRCR_SDHC_UNMASK		(0xFC)
 #define GPIO_SRCR_SDHC(x)		((x) & 0x03)
-#define GPIO_SRCR_SSI_MASK		(0xFC)
+#define GPIO_SRCR_SSI_UNMASK		(0xFC)
 #define GPIO_SRCR_SSI(x)		((x) & 0x03)
 
 #define SRCR_HIGHEST			(0x03)
@@ -538,11 +538,11 @@
 #define SRCR_LOW			(0x01)
 #define SRCR_LOWEST			(0x00)
 
-#define GPIO_DSCR_FEC_RMIICLK_MASK	(0xCF)
+#define GPIO_DSCR_FEC_RMIICLK_UNMASK	(0xCF)
 #define GPIO_DSCR_FEC_RMIICLK(x)	(((x) & 0x03) << 4)
-#define GPIO_DSCR_FEC_RMII0_MASK	(0xF3)
+#define GPIO_DSCR_FEC_RMII0_UNMASK	(0xF3)
 #define GPIO_DSCR_FEC_RMII0(x)		(((x) & 0x03) << 2)
-#define GPIO_DSCR_FEC_RMII1_MASK	(0xFC)
+#define GPIO_DSCR_FEC_RMII1_UNMASK	(0xFC)
 #define GPIO_DSCR_FEC_RMII1(x)		((x) & 0x03)
 
 #define DSCR_50PF			(0x03)
@@ -572,18 +572,18 @@
 #define PLL_PCR_LOL_IRQ			(0x00004000)
 #define PLL_PCR_LOL_RE			(0x00002000)
 #define PLL_PCR_LOL_EN			(0x00001000)
-#define PLL_PCR_REFDIV_MASK		(0xFFFFF8FF)
+#define PLL_PCR_REFDIV_UNMASK		(0xFFFFF8FF)
 #define PLL_PCR_REFDIV(x)		(((x) & 0x07) << 8)
-#define PLL_PCR_FBDIV_MASK		(0xFFFFFFC0)
+#define PLL_PCR_FBDIV_UNMASK		(0xFFFFFFC0)
 #define PLL_PCR_FBDIV(x)		((x) & 0x3F)
 
-#define PLL_PDR_OUTDIV4_MASK		(0x0FFF)
+#define PLL_PDR_OUTDIV4_UNMASK		(0x0FFF)
 #define PLL_PDR_OUTDIV4(x)		(((x) & 0x0000000F) << 12)
-#define PLL_PDR_OUTDIV3_MASK		(0xF0FF)
+#define PLL_PDR_OUTDIV3_UNMASK		(0xF0FF)
 #define PLL_PDR_OUTDIV3(x)		(((x) & 0x0000000F) << 8)
-#define PLL_PDR_OUTDIV2_MASK		(0xFF0F)
+#define PLL_PDR_OUTDIV2_UNMASK		(0xFF0F)
 #define PLL_PDR_OUTDIV2(x)		(((x) & 0x0000000F) << 4)
-#define PLL_PDR_OUTDIV1_MASK		(0xFFF0)
+#define PLL_PDR_OUTDIV1_UNMASK		(0xFFF0)
 #define PLL_PDR_OUTDIV1(x)		((x) & 0x0000000F)
 #define PLL_PDR_USB(x)			PLL_PDR_OUTDIV4(x)
 #define PLL_PDR_SDRAM(x)		PLL_PDR_OUTDIV3(x)